设计时间缩短10倍，PPA提升20%，AI终于要革新芯片设计了
最后更新：2020-03-21 14:24:38 手机定位技术交流文章
AI芯片支持AI改造许多行业，但芯片自动化设计工具EDA自1993年以来减缓了创新步伐。随着半导体制造技术的发展，芯片设计和EDA工具面临越来越多的挑战。对
来说，好消息是，全球两大EDA巨头Synopsys和Cadence相继发布了使用人工智能的设计工具，这可以将芯片设计时间缩短10倍，并将芯片PPA提高20%两个EDA巨头
先后推出了AI
。上周，Synopsys宣布推出第一个芯片设计的自主人工智能应用——数字示波器。设计空间优化人工智能这个人工智能推理引擎可以在芯片设计的巨大解空间中搜索优化目标。
据三星设计平台开发部执行副总裁朴在宏介绍，最初几名设计专家花了一个多月才完成设计，而DSO.ai只用了三天就完成了设计。
DSO.ai做了什么？如今，芯片设计是一个包含许多优化方案的巨大解空间，其解空间的规模是围棋的几万亿倍然而，在如此巨大的空间中进行搜索是一项非常费力的任务，在现有经验和系统知识的指导下，这仍然需要几周的实验时间。
此外，芯片设计过程通常会消耗并生成数TB的高维数据，这些数据通常会在许多孤立的优化孤岛上进行划分和分段为了创建最佳的设计方案，开发人员必须获得大量的高速数据，并在没有综合分析的情况下立即做出极具挑战性的决策，这通常会导致决策疲劳和过多的设计约束
DSO.ai引擎的作用是获取芯片设计工具生成的大数据流，并利用它来探索搜索空间，观察设计随时间的演变，同时调整设计选择、技术参数和工作流程，从而引导探索过程向多维优化的目标发展
引擎使用Synopsys研发团队发明的机器学期来执行大规模搜索任务，独立运行数千个探索向量，并实时获取千兆字节的高速设计分析数据通过与学术界和工业界两年多的合作，
可以通过DSO.ai获得更优化的设计解决方案，加快芯片上市时间，并降低芯片设计和制造的总体成本。
周三，另一家大型EDA巨头Cadence也宣布推出新版本的Cadence数字全流程，该流程已被数百个高级流程节点成功验证，进一步优化了功耗、性能和面积，并广泛应用于汽车、移动、网络、高性能计算和人工智能(AI)等各个领域
是该流程的新版本，采用了许多行业领先的技术，例如支持机器学习(ML)功能的统一布局和物理优化引擎，吞吐量高达3倍，PPA高达20%，有助于实现出色的设计。最大似然函数使用户能够利用现有设计来训练Cadence数字全过程并行优化技术，从而最小化传统布局和布线过程的设计余量。
MediaTek的计算和人工智能技术部门的总经理SA Hwang博士说:“通过Innovus设计和实现系统的GigaOpt优化工具所增加的最大似然比能力，我们可以快速完成对中央处理器核心的自动训练，增加最大频率，并将时序的总负裕量减少80%签核设计收敛的总周转时间可缩短2倍。三星电子
代工设计平台开发执行副总裁朴在宏表示，“凯登数码全流程集成平台技术能够准确预测PPA整体布局的优化范围，实现RTL、设计约束和布局的快速迭代，总功耗降低6%，设计周转时间加快3倍同时，Cadence独特的最大似然能力使我们能够在三星铸造厂的4纳米EUV节点上训练设计模型，实现5%的额外性能提升和5%的泄漏功率降低。“
芯片设计终于迎来了变革
EDA(电子设计自动化)，是指利用计算机辅助设计软件来完成超大规模集成电路(VLSI)芯片的功能设计、综合、验证、物理设计(包括布局、布线、布局、设计规则检查等。)和其他过程的设计方法
在EDA出现之前，设计人员必须手动完成集成电路的设计和布线。物理设计者需要处理每个晶体管，甚至那些组成逻辑门的晶体管(如与非门、或非门和其他逻辑功能等)。)然而，随着摩尔定律的发展，更大和更强大的芯片被制造出来，设计者处理每个晶体管变得越来越不现实。
因此，整个行业都将注意力转向了抽象——也就是说，转向更高层次的设计，并将底层的细节融入到库和CAE(计算机辅助工程)工具中——类似于软件行业所做的。
CAE系统配备了专门用于集成电路设计的硬件和软件的计算机，但当时只有强大的半导体公司的团队能够使用计算机辅助设计。这些团队中的设计人员技术娴熟，擅长复杂的逻辑和物理设计、库和流程开发、包装和其他专业方面。
专用集成电路的出现改变了这种情况。专用集成电路可以使设计者不需要知道集成电路的物理布局和处理技术，或者事实上他们不需要知道除了数字级以外的任何东西，这样更多的人可以遵循摩尔定律。
设计自动化行业认识到了这一点，并创造了一些半定制的方法，使系统设计人员能够设计硅片，而不会达到计算机辅助设计工程师的理解水平。当然，通过支持专用集成电路设计，计算机辅助工程工作站和电子设计自动化系统得到了迅速发展，系统设计者比内部的计算机辅助设计团队更加开放。
但是摩尔定律继续发挥作用。即使EDA支持ASIC设计，设计大规模电路仍然是一项困难的任务。同时，为了达到更高的生产率水平，需要对思维水平进行抽象。
此时，设计方法需要进一步改进。其中一个关键是，在CAE的帮助下，设计社区提出的新的抽象层次被转化为生产力，CAE已经成为行业标准。这就是所谓的RTL(寄存器传输级)抽象因此，设计自动化公司意识到他们需要跟进RTL，努力提高设计师的生产力。Synopsys为推动抽象前沿的发展做出了巨大贡献。
RTL进一步扩展了芯片设计社区，正如系统设计工具扩展了专用集成电路设计社区一样。
，但自1993年EDA成熟以来，该领域的创新已经放缓。不幸的是，芯片行业的挑战仍在迅速增加。尽管有了更好的仿真和仿真技术以及知识产权市场的发展，但随着片上系统成为2007年关注的焦点以及摩尔定律的放缓，电子设计自动化面临着更大的挑战。
因此，这一次，两大EDA巨头将人工智能引入到他们的产品中，这是EDA行业进入成熟期以来少有的创新。然而，直到更多的用户使用Cadence和Synopsys产品，新产品在行业中的接受度和影响力才会得出结论。
雷锋网参考清华大学出版社出版的《电路与系统简史》。雷锋网
本文由 在线网速测试 整理编辑，转载请注明出处。
