dds通信协议(dds通信协议视频)

在dds中模型库子系统是构建和管理模型的计算机软件系统。 扩展：什么是dds： 数据分发服务(DDS)是一个由对象管理组(OMG)发布的以数据为中心的中间件协议和API标准。DDS集成系统中的各个组件,提供低延迟数据连接、高可靠性以及高可扩展体系结构,以适应商业级物联网(IoT)应用程序的需求。 在分布式系统中,中间件是位于操作系统和应用程序之间的软件层。它使系统的各个组件能够更轻松地通信和共享数据。它简化了分布式系统的开发,让软件开发人员专注于其应用程序的特定用途,而不是在应用程序和系统之间传递信息的机制。

频率合成器是现代电子系统的重要组成部分,在通信、雷达、电子对抗、导航、广播电视、遥测遥控、仪器仪表等许多领域中被广泛应用。例如,在雷达设备中,他为发射机的调制器提供载频信号,也为接收机的混频器提供本振信号；在测试仪器中,他可单独作为标准信号源。随着电子技术的不断发展,各类电子系统对频率合成器的要求越来越高,对相位噪声、频率转换时间、频率分辨力、相对工作带宽、体积及功耗等多种指标提出了更高的要求。所以在研制频率合成源时,应根据具体应用和要求选择适当的方案,以满足系统设计指标要求。直接频率合成（DDS）技术因有突出的特点，如输出波形灵活且相位连续（这是其最大优势）、频率稳定度高、输出频率分辨率高、频率转换速度快、输出相位噪声低、集成度高、功耗低、体积小等，使其在频率合成源技术中被广泛应用，但DDS合成频率比较低且输出频谱杂散较大，又限制了其应用。PLL则具有频带宽、工作频率高、频谱质量好等优点，但其不足之处为频率分辨率、频率建立时间等方面远不如DDS。如果把两者结合起来,取长补短,可以获得更高的频率分辨率,更快的信号建立时间,低相噪和宽输出频率范围等性能。 1实现原理 本频率合成源要求输出频率可控，线性调频频率范围为1.8~2.2 GHz，且调频带宽可以改变：50 MHz，100 MHz，200 MHz和400 MHz 4档，调频周期相应为1 ms，2 ms，4ms，8 ms，相位噪声优于-95 dBc/Hz(@1 kHz)。本着经济实用的原则，选择了8031单片机控制AD9854 DDS芯片激励PE3236 PLL芯片来输出合成信号，原理框图如图1所示。 系统把要求的频率控制字存贮在只读存贮器ROM中，通过拨位开关控制8031选择给DDS 9854灌输频率控制字，使9854产生低频线性调频信号（300 MHz参考时钟是与单片机10 MHz时钟相参的），经无源低通滤波器LPF1平滑后送到鉴相器PE3236，鉴相器把DDS送来的低频线性调频信号和要求系统最终输出的线性调频信号经80分频后进行比相，得到误差电压，再经经典的二阶有源低通滤波器LPF2滤除高次谐波送给压控振荡器VCO，VCO输出系统要求的线性调频信号。 2硬件设计注意事项 由于DDS+PLL是一项成熟的技术，所以在硬件的实现中，各个关键芯片的性能特点在许多文章和器件资料中都有介绍，本设计中软件的设置比较简单，这里不做介绍。把硬件设计过程中的注意事项作为重点，确保信号纯度好、相位噪声低。 AD9854芯片是AD公司生产的性能很好的直接数字频率合成芯片。与传统的芯片相比,不但具有一般芯片所具有的相位累加器,正弦值存储表,还在相位累加器前加了一级频率累加器,后面集成了数模转换器,可提供正交的I/Q两路输出。在频率累加器的作用下产生线性增加的瞬时频率,经相位累加器输出信号的二次瞬时相位,以此相位值寻址正弦值存储表,得到与相位对应的幅度量比值,再经数模转换得到连续的阶梯波,经设计的滤波器滤除其中的高频分量,将得到的信号送到PE3236倍频电路。 求采纳

什么叫DDS 直接数字式频率合成器DDS（Direct Digital Synthesizer），实际上是一种分频器：通过编程频率控制字来分频系统时钟（SYSTEM CLOCK）以产生所需要的频率。DDS 有两个突出的特点，一方面，DDS工作在数字域，一旦更新频率控制字，输出的频率就相应改变，其跳频速率高；另一方面，由于频率控制字的宽度宽（48bit 或者更高），频率分辨率高。DDS工作原理Error! Reference source not found. 是DDS 的内部结构图，它主要分成3 部分：相位累加器，相位幅度转换，数模转换器（DAC）。图 1，DDS的结构相位累加器一个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。DDS 正是利用了这一特点来产生正弦信号。如图 2，根据DDS 的频率控制字的位数N，把360° 平均分成了2的N次等份。图2，相位累加器原理假设系统时钟为Fc，输出频率为Fout。每次转动一个角度360°/2N， 则可以产生一个频率为Fc/2N 的正弦波的相位递增量。那么只要选择恰当的频率控制字M，使得 Fout / Fc= M / 2N,就可以得到所需要的输出频率Fout，Fout = Fc*M / 2N,相位幅度转换通过相位累加器，我们已经得到了合成Fout 频率所对应的相位信息，然后相位幅度转换器把0°~360°的相位转换成相应相位的幅度值。比如当DDS 选择为2V p-p 的输出时，45°对应的幅度值为0.707V，这个数值以二进制的形式被送入DAC。这个相位到幅度的转换是通过查表完成的。DAC 输出代表幅度的二进制数字信号被送入DAC 中，并转换成为模拟信号输出。注意DAC 的位数并不影响输出频率的分辨率。输出频率的分辨率是由频率控制字的位数决定的。直接数字式频率合成技术（DDS）是一种先进的全数字频率合成技术，它具有多种数字式调制能力（如相位调制、频率调制、幅度调制以及I/Q正交调制等），在通信、导航、雷达、电子战等领域获得了广泛的应用。在项目中光栅传感系统高频并行解调算法的FPGA实现我们的光纤通信模块用到DDS。我们通过FPGA 实现了DDS的功能。1971年，美国学者J.Tierney等人撰写的《A Digital FrequencySynthesizer》一文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。近10年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。DDS基本原理及性能特点DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理如图所示。相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将频率控制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字k相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到D／A转换器，D／A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。如何用FPGA实现相位累加寄存器是DDS的核心，在我的设计中相位寄存器的字长为23位，之所以选择23位是因为项目要求频率步进可以达到1Hz，我们BASYS板上有25MHz的晶振，我们将其三分频为8.333MHz，我们相位寄存器字长23位则频率步进最小值为F/2N=8.333*106 /223≈1Hz( 当然根据项目实际需要我们今后会通过外接晶振及DCM配合使其=1 Hz。相位步进量字长为18位，最高输出频率为fmax=8.333*106/223*218 =260416 Hz。波形存储器用SPATAN3E内部RAM实现，通过core generator 生成ROM，我们的设计中用ROM存取256个点，这样到频率达到200kHz时每个周期输出可达到21个采样点，若是存512个点那么就能达到42个点，具体存多少个点根据后续要求，及芯片本身的内部资源决定。用PC机的VC编写“正弦信号查找表”，将其写入ROM的初始化文件。当然可以把其他任意周期性波形数据写入ROM,道理想同。生成“正弦信号查找表”有以下步骤：首先，确定每周期采样点数，这里256个点，计算各采样点的数值。归一化，由于我们后续须将数字量通过DAC输出，所以计算所得数值的值域转化为[0,1],以方便转化为DAC对应的数值，由于8位的DAC的输出值最高为255，所以须将得到的数值乘以255。这里设计的相位累加寄存器，可根据实际需要产生无限周期个波形或1024以内个周期波形（periodn为10位）增加了设计的功能。程序说明dds_rom是储存波形的储存器；phaseregister是相位累加寄存器；fredevider3是三分频电路；sch_top是dds芯片顶层文件；工程dds_version1是该设计的工程文件；文件夹sin_test是生成正弦信号查找表的源文件。测试在这个DDS 的设计过程中我们在BASYS板上跑了程序，程序与这个在I/O 端口方面有少许差别，需将源程序I/O口作了一下修改Clk为BASYS板上的50MHz， Dout为LD0到LD7,在实际应用中将其引致I/O口外接D/A即可产生变化的电压值（波形），这里通过LED是为了看结果直观。Reset为sw7，reset为’1’时DDS停止工作，并把相应寄存器置零，具体见代码。Sw6，sw5用于输出波形周期选择，为’00’时一直输出波形，为’01’,’10’,’11’时分别输出1，2，3个周期波形。Sw4到sw0为相位步进量（频率控制字），对应于1hz到31hz。
同传统的频率合成技术相比，DDS技术具有以下优点– 可产生任意波– DDS技术具有极高的频率分辨率– 极快的变频速度– 变频相位连续– 相位噪声低– 易于功能扩展和便于全数字化集成– 容易实现对输出信号的多种调制• DDS技术也有一定的局限性– 抖动较大– 杂散噪声较大– 受乃奎斯特率限制，任意波输出频率受限

DDS的网络含义是数据分发服务。数据分发服务（DDS™）是一个由对象管理组（OMG）发布的以数据为中心的中间件协议和API标准。DDS集成系统中的各个组件，提供低延迟数据连接、高可靠性以及高可扩展体系结构，以适应商业级物联网（IoT）应用程序的需求。DDS是以数据为中心，是工业物联网的理想选择。DDS使用介绍：DDS中间件是一个软件层，它将应用程序从操作系统，网络传输和低级数据格式的详细信息中抽象出来。以不同的编程语言提供了相同的概念和API，从而允许应用程序跨操作系统，语言和处理器体系结构交换信息。底层细节，如数据线格式、发现、连接、可靠性、协议、传输选择、QoS、安全性等都由中间件管理。以数据为中心的本质是DDS知道它存储什么数据，并控制如何共享这些数据。使用传统的以消息为中心的中间件的程序员必须编写发送消息的代码。而使用以数据为中心的中间件的时，只需指定数据如何共享、何时共享，编写少量代码即可直接共享数据值。DDS使用户无需在应用程序的代码中管理所有这些复杂的操作，而是直接为用户实现了受控、托管、安全的数据共享。

DDS流量分发系统简单来说就是一套便捷、智能的流量管理系统，设备无缝接入，实现后台物联卡、流量包以及代理商的同义管理与分配，打造属于自己的物联平台。 DDS流量分发系统是沃腾整合三网运营商的产品与服务，再集成研发与提升，为解决客户日益复杂的移动通信要求，提供个性化、模板化、整体性通信运营解决方案和服务。 谢谢，请采纳！