3nm渐行渐近，先进制程如何延续？
最后更新：2020-04-20 11:35:47 手机定位技术交流文章
来源:《中国电子新闻》内容，作者:张欣宜，谢谢。
作为摩尔定律最忠实的追随者和倡导者，TSMC和三星已经开始了第三次世界大战。据报道，三星已经完成了第一个3纳米工艺的开发，并计划在2022年大规模生产3纳米芯片。TSMC还计划在2022年生产3纳米芯片。如果不出意外的话，3nm芯片将在下一年上市，给半导体产业链带来新的挑战。
双男性剑指3毫米
《韩国经济》杂志称，三星已经成功开发出第一个基于砷化镓场效应晶体管的3纳米工艺，预计将于2022年开始大规模生产。与7纳米工艺相比，3纳米工艺可以减少45%的核心面积，降低50%的功耗，提高35%的性能。
根据三星的R&D路线图，在6纳米LPP之后，有两个节点，5纳米LPE和4纳米LPE，然后进入3纳米节点，分为GAE(早期GAA)和GAP(GAA Plus)代。去年5月，三星0.1版的3纳米GAE设计套件已准备好帮助客户尽快开始3纳米设计。三星预计这项技术将用于下一代手机、网络、自动驾驶、人工智能和物联网。
TSMC的目标是在2022年实现大规模生产，它也在按计划推进3nm的研发。中国联通首席执行官魏曾表示，3nm节点技术开发进展顺利，已与早期客户取得联系。TSMC投资6000亿新台币(1380亿英镑)的3万平方米宝山发电厂去年也批准了土地使用申请，预计将于2020年开工建设，2022年开始批量生产。
TSMC在7纳米节点上有绝对优势，在5纳米节点上进展顺利，获得了苹果A14等公司的订单。然而，三星并没有放慢追赶的步伐，计划到2030年在半导体业务上投资1160亿美元(8000亿美元)，以增强其在非存储芯片市场的实力。TSMC创始人张忠谋几天前告诉媒体，TSMC和三星之间的战争还没有结束。TSMC只赢了一两场战争，但整个战争还没有赢，TSMC目前暂时处于主导地位。
制造过程是如何进行的
众所周知，制造工艺越小，晶体管栅极越窄，功耗越低，集成难度和研发成本也会成倍增加。3nm是接近物理极限的节点。半导体行业专家莫康告诉中国电子新闻记者，3nm是一个焦点，不能只靠TSMC和三星来推动。它还依赖于制造商、设备制造商和其他产业链的努力，例如环形栅格结构(GAA)和EUV高数值孔径透镜的引入。
3nm首次对芯片设计和验证模拟提出了新的挑战。吉邦咨询公司的分析师徐少福告诉记者，这个过程已经缩减到3纳米以下。除了芯片面积较小外，如何在芯片内部有效传输信号是关键。设计完成后，如何保证验证和仿真过程的时间成本不会显著增加也是芯片设计中的一大挑战，需要EDA从业人员的共同努力。此外，在制造更小的线宽和线间距之后，大规模生产和产量拉动是非常困难的，并且需要工艺技术的连续优化。
为了更快地实现工艺迭代和容量增加，三星开发了专利版砷化镓，即多桥场效应晶体管。据三星称，砷化镓基于纳米线架构，由于沟道较窄，需要更多的叠层。三星的MBCFET采用纳米芯片架构。因为沟道比纳米线宽度宽，所以它可以实现每个叠层更大的电流，使得元件集成更容易。通过纳米片的可控宽度，MBCFET可以提供更灵活的设计。此外，MBCFET与鳍式场效应管兼容，使用与鳍式场效应管相同的制造技术和设备，有利于降低工艺迁移的难度，更快地形成生产能力。
3nm还对光刻机的分辨率和覆盖能力提出了更高的要求。对于一个3纳米的节点，ASML将在下一代NXE 3400C中引入一个0.55高的数值孔径，以实现小于1.7纳米的嵌套误差，生产能力也将增加到每小时超过185个晶片，生产时间在2022-2023年。许绍富表示，3nm对光刻机曝光稳定性和光刻胶清洁度的要求更高。此外，3nm需要多次曝光过程，这增加了过程的数量。这意味着缺陷的概率会增加。光刻机参数的校准必须减少误差并降低容错性。此外，原子层刻蚀机和原子层成膜机等设备的清洗洁净度、精度也应提高。
TSMC已经完成了用于5纳米以下节点封装的3D集成电路技术的开发，并预计在2021年引进3D封装。3D集成电路可以在单个封装中堆叠更多芯片，提高晶体管容量，并通过芯片间的互连提高通信效率。萨迪智库集成电路研究所的高级分析师王军和凤桐告诉记者，TSMC的中间沟道技术主要是通过制造和封装的紧密结合来提高晶体管密度。这将是发展道路之一。能够以模块化方式组装的小芯片也是一种流行的开发途径。
增长的驱动力是什么
从2014年到2019年，移动电话和高性能计算正以每年一个节点的速度将先进制造流程从14纳米推向5纳米。SMIC联合首席执行官赵海军表示，成功的研发方法以及鳍式场效应管结构、设备和材料的不断合作是推动14纳米到5纳米发展的重要因素。
目前，手机和高性能计算仍然是摩尔定律的重要驱动力。许绍富指出，在应用层面，智能手机是3nm工艺的重要战场。手机芯片从业者可以负担得起高额的研发资金，巨大的市场容量也可以分担他们的研发成本。此外，高性能计算应用程序，如中央处理器和图形处理器，需要一个3纳米的过程来提高性能。SMIC研究院院长王小龙表示，3nm将主要针对需要高速数据处理和传输的产品，如中央处理器、网络交换机、移动通信、现场可编程门阵列和采矿机械等。
3nm不是先进制造工艺的终点。TSMC已经计划了2纳米，并将进行研究和开发，目标是到2024年大规模生产。在2019年10月举行的技术论坛上，比利时微电子研究中心(IMEC)展示了走向1纳米工艺节点的技术路线图。王军和凤桐表示，随着高数值孔径EUV光刻技术、选择性化学蚀刻剂和原子层精确沉积技术的应用，摩尔定律将在未来10年继续存在。
为了继续制造过程，我们需要探索过程路径并找到相应的业务场景。王小龙告诉记者，如果资本密集型技术不能应用于消费市场，就很难收回成本，也没有经济价值。许绍富表示，2纳米后的适用性和必要性仍难以界定。从实验室转移到大规模生产是相当困难的。为了有发展的意义，必须有盈利能力。它必将在材料选择、工艺技术和后端晶圆封装方面不断优化。
*免责声明:本文最初由作者撰写。文章的内容是作者的个人观点。重印半导体行业观察只是为了传达一个不同的观点。这并不意味着半导体行业的观察同意或支持这一观点。如果您有任何异议，请联系半导体行业观察。
本文由 在线网速测试 整理编辑，转载请注明出处。
